(電子部品) 5V927PGGI8

製品の属性

文書とメディア

環境および輸出の分類

追加リソース

製品詳細
24ビットデジタルシグナルプロセッサ

Motorola DSP56307 は、プログラマブル デジタル シグナル プロセッサ (DSP) の DSP56300 ファミリのメンバーであり、一般的なフィルタリング操作を備えたワイヤレス インフラストラクチャ アプリケーションをサポートします。オンチップの拡張フィルター コプロセッサー (EFCOP) は、コア動作と並行してフィルター アルゴリズムを処理するため、全体的な DSP パフォーマンスと効率が向上します。他のファミリー メンバーと同様に、DSP56307 は、高性能、命令ごとに 1 クロック サイクルのエンジン (Motorola の人気の DSP56000 コア ファミリとコード互換性)、バレル シフタ、24 ビット アドレッシング、命令キャッシュ、および図 1 に示すように、ダイレクト メモリ アクセス コントローラーです。DSP56307 は、2.5 ボルトのコアと独立した 3.3 ボルトの入出力電力を備えた内部 100 MHz クロックを使用して、1 秒あたり 1 億命令 (MIPS) のパフォーマンスを提供します。

概要
第 2 世代の ASMBL (Advanced Silicon Modular Block) カラムベース アーキテクチャを使用する XC5VLX330T-3FFG1738I には、FPGA ファミリが提供する最も多くの選択肢である 5 つの異なるプラットフォーム (サブファミリー) が含まれています。各プラットフォームには、さまざまな高度なロジック設計のニーズに対応するために、異なる比率の機能が含まれています。最先端の高性能ロジック ファブリックに加えて、XC5VLX330T-3FFG1738I FPGA には、強力な 36 K ビット ブロック RAM/FIFO、第 2 世代 25 x 18 DSP スライス、内蔵の Select IO テクノロジなど、多くのハード IP システム レベル ブロックが含まれています。デジタル制御されたインピーダンス、チップシンクソース同期インターフェースブロック、システムモニター機能、

特徴
高性能 DSP56300 コア
● 2.5 V コアおよび 3.3 VI/O での 100 MHz クロックによる 1 億命令/秒 (MIPS)
● DSP56000コアと互換性のあるオブジェクトコード
● 高度な並列命令セット
● データ算術論理演算装置 (ALU)
- 完全にパイプライン化された 24 x 24 ビット並列乗算器/累算器
- 56 ビット並列バレル シフタ (高速シフトと正規化、ビット ストリームの生成と解析)
- 条件付きALU命令
- ソフトウェア制御による 24 ビットまたは 16 ビット演算のサポート
●プログラムコントロールユニット（PCU）
- 位置独立コード (PIC) のサポート
- DSP アプリケーション向けに最適化されたアドレッシング モード (即時オフセットを含む)
- オンチップ命令キャッシュコントローラー
- オンチップメモリ​​拡張可能なハードウェアスタック
- ネストされたハードウェア DO ループ
- 高速自動復帰割り込み
● ダイレクト メモリ アクセス (DMA)
- 内部および外部アクセスをサポートする 6 つの DMA チャネル
- 1 次元、2 次元、および 3 次元の転送 (循環バッファリングを含む)
- ブロック転送終了割り込み
- 割り込みラインとすべてのペリフェラルからのトリガ
● フェーズロックループ (PLL)
- ロックを失うことなく、低電力分割係数 (DF) を変更できます。
- スキューを除去した出力クロック
● ハードウェアデバッグのサポート
- オンチップエミュレーション (On CE) モジュール
- ジョイント テスト アクション グループ (JTAG) テスト アクセス ポート (TAP)
- アドレス トレース モードは、外部ポートでの内部プログラム RAM アクセスを反映します。