ロジックおよびフリップフロップ-SN74LVC74APWR

フリップフロップそしてラッチは、情報を保存するために使用できる 2 つの安定状態を備えた一般的なデジタル電子デバイスであり、1 つのフリップフロップまたはラッチは 1 ビットの情報を保存できます。

フリップフロップ (FF と略称) は、双安定ゲートとも呼ばれ、双安定フリップフロップとも呼ばれ、2 つの状態で動作できるデジタル論理回路です。フリップフロップは、トリガーとも呼ばれる入力パルスを受信するまでその状態を維持します。入力パルスが受信されると、フリップフロップ出力はルールに従って状態を変更し、別のトリガーが受信されるまでその状態を維持します。

ラッチはパルス レベルに敏感で、クロック パルスのレベルで状態を変化させます。ラッチはレベル トリガーのストレージ ユニットであり、データ ストレージの動作は、ラッチがレベルにある場合にのみ、入力信号のレベル値に依存します。イネーブル状態では、出力はデータ入力に応じて変化します。ラッチはフリップフロップとは異なり、データをラッチするものではありません。信号がバッファを通過するのと同じように、出力の信号は入力信号に応じて変化します。ラッチ信号がラッチとして機能すると、データはロックされ、入力信号は機能しなくなります。ラッチはトランスペアレント ラッチとも呼ばれます。これは、出力がラッチされていないときは入力に対して透過であることを意味します。

ラッチとフリップフロップの違い
ラッチおよびフリップフロップは、メモリ機能を備えたバイナリ記憶デバイスであり、さまざまなタイミング論理回路を構成する基本デバイスの1つです。違いは、ラッチはそのすべての入力信号に関連しており、入力信号が変化するとラッチも変化し、クロック端子が存在しないことです。フリップフロップはクロックによって制御され、クロックがトリガーされて現在の入力がサンプリングされた場合にのみ、出力が生成されます。もちろん、ラッチとフリップフロップは両方ともタイミング ロジックであるため、出力は現在の入力に関連するだけでなく、前の出力にも関連します。

1. ラッチは同期制御ではなく、レベルによってトリガーされます。DFF はクロック エッジと同期制御によってトリガーされます。

2、ラッチは入力レベルに敏感で、配線遅延の影響を受けるため、出力にバリが発生しないことを保証するのは困難です。DFFはバリが発生しにくいです。

3. ゲート回路を使用してラッチと DFF を構築する場合、ラッチは DFF よりも消費するゲート リソースが少ないため、DFF よりもラッチの方が優れています。したがって、ASIC でのラッチ使用の統合は DFF よりも高くなりますが、FPGA ではその逆が当てはまります。これは、FPGA には標準のラッチ ユニットはありませんが、DFF ユニットがあり、LATCH を実現するには複数の LE が必要であるためです。ラッチはレベルトリガーであり、イネーブルエンドがあることに相当し、アクティブ化後（イネーブルレベル時）はワイヤーに相当し、出力に応じて変化します。非イネーブル状態では元の信号を維持するため、フリップフロップとの違いが見られますが、実際、多くの場合、ラッチは ff の代わりにはなりません。

4、ラッチは非常に複雑な静的タイミング解析になります。

図５に示すように、現在、ラッチはインテルの P4 CPU などの非常にハイエンドな回路でのみ使用されています。FPGA にはラッチ ユニットがあり、レジスタ ユニットはラッチ ユニットとして構成できます。ザイリンクス v2p マニュアルではレジスタ/ラッチ ユニットとして構成されます。添付ファイルはザイリンクスのハーフ スライス構造図です。FPGA の他のモデルやメーカーはチェックしませんでした。--個人的には、ザイリンクスがアルテラに直接マッチできるのは、いくつかの LE で実現するのがより困難かもしれないと思いますが、各スライスをそのように構成できるザイリンクス デバイスではありません。アルテラの唯一の DDR インターフェイスには特別なラッチ ユニットがあり、通常は 1 つだけです。ラッチ設計には高速回路が使用されます。altera の LE はラッチ構造ではないので、sp3 と sp2e を確認し、それ以外は確認しないでください。マニュアルにはこの構成がサポートされていると記載されています。altera に関する wangdian という表現は正しいです。altera の ff はラッチするように構成できません。ラッチを実装するためにルックアップ テーブルを使用します。

一般的な設計ルールは、ほとんどの設計ではラッチを避けることです。それはあなたが完成するタイミングをデザインすることができます、そしてそれは非常に隠されており、ベテラン以外は見つけることができません。ラッチの最大の危険はバリを濾過しないことです。これは回路の次のレベルにとって非常に危険です。したがって、D フリップフロップの場所が使用できる限り、ラッチは使用しないでください。