Merrillchip 新品 & オリジナル在庫あり電子部品集積回路 IC DS90UB928QSQX/NOPB

1.

FPDLINK は、TI が設計した高速差動伝送バスで、主にカメラやディスプレイ データなどの画像データの伝送に使用されます。この規格は常に進化しており、720P@60fps の画像を伝送する当初のペアのラインから、現在の 1080P@60fps の伝送能力に至るまで、後続のチップはさらに高い画像解像度をサポートしています。伝送距離も約20mと非常に長く、車載用途に最適です。

FPDLINK には、高速画像データと制御データの一部を送信するための高速順方向チャネルがあります。逆方向制御情報を送信するための比較的低速の逆方向チャネルもあります。順方向通信と逆方向通信は双方向制御チャネルを形成し、これがこのホワイトペーパーで説明する FPDLINK の I2C の賢明な設計につながります。

FPDLINK はシリアライザーとデシリアライザーを組み合わせて使用​​され、アプリケーションに応じて CPU をシリアライザーまたはデシリアライザーのいずれかに接続できます。たとえば、カメラ アプリケーションでは、カメラ センサーがシリアライザーに接続してデータをデシリアライザーに送信し、CPU がデシリアライザーから送信されたデータを受信します。表示アプリケーションでは、CPU がシリアライザーにデータを送信し、デシリアライザーがシリアライザーからデータを受信して​​、表示のために LCD 画面に送信します。

2.

その後、CPU の i2c をシリアライザーまたはデシリアライザーの i2c に接続できます。FPDLINK チップは、CPU から送信された I2C 情報を受信し、FPDLINK を介して相手側に I2C 情報を送信します。ご存知のとおり、i2c プロトコルでは、SDA は SCL を介して同期されます。一般的なアプリケーションでは、データは SCL の立ち上がりエッジでラッチされるため、マスターまたはスレーブは SCL の立ち下がりエッジでデータを受信できる状態になっている必要があります。ただし、FPDLINK では FPDLINK 送信にタイミングがあるため、マスターがデータを送信するときは問題ありません。最大でスレーブはマスターが送信した数クロック後にデータを受信しますが、スレーブがマスターに応答するときに問題が発生します。たとえば、ACK がマスターに送信されたときにスレーブがマスターに ACK で応答するとき、それはスレーブによって送信された時刻よりもすでに遅れています。つまり、すでに FPDLINK 遅延を通過しており、立ち上がりを見逃している可能性があります。 SCL の端。

幸いなことに、i2c プロトコルはこの状況を考慮しています。i2c 仕様では、i2c ストレッチと呼ばれるプロパティを指定します。これは、i2c スレーブが SCL の準備ができていない場合に ACK を送信する前に SCL をプルダウンできるため、マスターが SCL をプルアップしようとするときに失敗し、マスターが試行を続けることができることを意味します。 SCL をプルアップして待ちます。 したがって、FPDLINK スレーブ側で i2c 波形を分析すると、スレーブ アドレス部分が送信されるたびに 8 ビットしかなく、ACK が後で応答されることがわかります。

TI の FPDLINK チップはこの機能を最大限に活用し、受信した i2c 波形を単に転送する (つまり、送信側と同じボー レートを維持する) のではなく、FPDLINK チップに設定されたボー レートで受信データを再送信します。したがって、FPDLINK スレーブ側で i2c 波形を解析する際には、これに注意することが重要です。CPU の i2c ボー レートは 400K ですが、FPDLINK スレーブ側の i2c ボー レートは、FPDLINK チップの SCL 高および低設定に応じて 100K または 1M になります。