新オリジナル XC5VLX330T-1FFG1738I スポット在庫 FPGA フィールドプログラマブルゲートアレイロジック Ic チップ集積回路
製品の属性
タイプ | 説明 |
カテゴリー | 集積回路 (IC) |
製造元 | AMDザイリンクス |
シリーズ | Virtex®-5 LXT |
パッケージ | トレイ |
製品の状態 | アクティブ |
LAB/CLB の数 | 25920 |
ロジックエレメント/セルの数 | 331776 |
合計RAMビット数 | 11943936 |
I/O数 | 960 |
電圧 – 電源 | 0.95V~1.05V |
取付タイプ | 表面実装 |
動作温度 | -40℃~100℃(TJ) |
パッケージ・ケース | 1738-BBGA、FCBGA |
サプライヤーデバイスパッケージ | 1738-FCBGA (42.5×42.5) |
基本製品番号 | XC5VLX330 |
製品情報エラーを報告する
類似するものを見る
文書とメディア
リソースの種類 | リンク |
データシート | Virtex-5 ファミリの概要 |
環境情報 | ザイリンクス REACH211 証明書 |
PCNの設計・仕様 | Mult 開発資料変更 16/Dec/2019 |
EDAモデル | XC5VLX330T-1FFG1738I (Ultra Librarian 著) |
環境および輸出の分類
属性 | 説明 |
RoHS ステータス | ROHS3準拠 |
感湿性レベル (MSL) | 4 (72時間) |
リーチステータス | REACHは影響を受けない |
ECCN | 3A001A7A |
HTSUS | 8542.39.0001 |
XC5VLX330T-1FFG1738I FPGA の概要
第 2 世代の ASMBL (Advanced Silicon Modular Block) カラムベース アーキテクチャを使用する XC5VLX330T-1FFG1738I には、FPGA ファミリが提供する最も多くの選択肢である 5 つの異なるプラットフォーム (サブファミリー) が含まれています。各プラットフォームには、さまざまな高度なロジック設計のニーズに対応するために、異なる比率の機能が含まれています。最先端の高性能ロジック ファブリックに加えて、XC5VLX330T-1FFG1738I FPGA には、強力な 36 K ビット ブロック RAM/FIFO、第 2 世代 25 x 18 DSP スライス、組み込みの SelectIO テクノロジーなど、多くのハード IP システム レベル ブロックが含まれています。デジタル制御されたインピーダンス、ChipSync ソース同期インターフェイス ブロック、システム モニター機能、
ザイリンクス FPGA (フィールド プログラマブル ゲート アレイ) シリーズ XC5VLX330T-1FFG1738I は、IC FPGA VIRTEX-5 330K 1738FBGA です。FPGAkey.com で正規代理店から代替品および代替品、データシート、在庫、価格を確認できます。また、他の FPGA 製品を検索することもできます。 。
特徴
5つのプラットフォームLX、LXT、SXT、TXT、FXT
クロスプラットフォームの互換性
LXT、SXT、および FXT デバイスは、調整可能な電圧レギュレータを使用して同じパッケージ内でフットプリントの互換性があります
最先端、高性能、最適利用率の FPGA ファブリック
強力なクロック管理タイル (CMT) クロッキング
ゼロ遅延バッファリング、周波数合成、およびクロック位相シフト用のデジタル クロック マネージャー (DCM) ブロック
入力ジッター フィルター、ゼロ遅延バッファリング、周波数合成、および位相整合クロック分割用の PLL ブロック
36K ビットのブロック RAM/FIFO
高性能並列 SelectIO テクノロジー
1.2 ~ 3.3VI/O の動作
ChipSync テクノロジーを使用したソース同期インターフェイス
デジタル制御インピーダンス (DCI) アクティブ終端
柔軟できめ細かい I/O バンキング
高速メモリインターフェイスのサポート
高度な DSP48E スライス
柔軟な構成オプション
すべてのデバイスのシステム監視機能
PCI Express デザイン用の統合エンドポイント ブロック
RocketIO GTP トランシーバー 100 Mb/s ~ 3.75 Gb/s
LXT および SXT プラットフォーム
RocketIO GTX トランシーバー 150 Mb/s ~ 6.5 Gb/s
TXT および FXT プラットフォーム
PowerPC 440 マイクロプロセッサ
FXTプラットフォームのみ
RISCアーキテクチャ
7段階のパイプライン
32Kバイトの命令キャッシュとデータキャッシュを搭載
最適化されたプロセッサーインターフェース構造(クロスバー)
65nm銅CMOSプロセス技術