新オリジナル XQR17V16CC44V スポット在庫 FPGA フィールドプログラマブルゲートアレイロジック Ic チップ集積回路

ザイリンクスは、高密度 QPro™ XQR17V16 シリーズ耐放射線性 QML コンフィギュレーション PROM を発表しました。これは、大規模なザイリンクス FPGA コンフィギュレーション ビットストリームを保存するための使いやすくコスト効率の高い方法を提供します。XQR17V16CC44V は、16 Mb の記憶容量を備えた 3.3 V デバイスで、シリアル モードまたはバイト幅モードで動作できます。XQR17V16 デバイス アーキテクチャの簡略化されたブロック図を参照してください。

FPGA がマスター シリアル モードの場合、PROM を駆動するコンフィギュレーション クロックを生成します。クロックの立ち上がりエッジから短いアクセス時間の後、FPGA DIN ピンに接続されている PROM DATA 出力ピンにデータが表示されます。FPGA は、コンフィギュレーションを完了するために適切な数のクロック パルスを生成します。設定が完了すると、PROM が無効になります。FPGA がスレーブ シリアル モードの場合、PROM と FPGA の両方が受信信号によってクロックされる必要があります。

FPGA がマスター SelectMAP モードの場合、PROM と FPGA を駆動するコンフィギュレーション クロックを生成します。CCLK の立ち上がりエッジの後、PROM の DATA (D0 ～ D7) ピンでデータが利用可能になります。データは、CCLK の次の立ち上がりエッジで FPGA にクロック入力されます。FPGA がスレーブ SelectMAP モードの場合、PROM と FPGA の両方が受信信号によってクロックされる必要があります。フリーランニング発振器を使用して CCLK を駆動できます。CEO 出力を使用して次のデバイスの CE 入力を駆動することにより、複数のデバイスを連結できます。このチェーン内のすべての PROM のクロック入力と DATA 出力は相互接続されています。すべてのデバイスに互換性があり、家族の他のメンバーとカスケード接続できます。デバイス プログラミングの場合、ザイリンクス ISE Foundation または ISE WebPACK ソフトウェアは FPGA デザイン ファイルを標準の 16 進形式にコンパイルし、これをほとんどの商用 PROM プログラマに転送します。

特徴
• LET >120 MeV/cm2/mg に対するラッチアップ耐性
• 仕様 1019.5 に従って 50 kRad(Si) の TID を保証
• エピタキシャル基板上に製造
• 16Mビットのストレージ容量
• 軍用温度範囲全体での動作保証: –55°C ～ +125°C
• ザイリンクス FPGA デバイスのコンフィギュレーション ビットストリームを保存するために設計されたワンタイム プログラマブル (OTP) 読み取り専用メモリ
• デュアル構成モード
♦ シリアル構成 (最大 33 Mb/s)
♦ パラレル (33 MHz で最大 264 Mb/s)
• ザイリンクス QPro FPGA へのシンプルなインターフェイス
• より長いビットストリームまたは複数のビットストリームを保存するためのカスケード可能
• プログラム可能なリセット極性 (アクティブ High またはアクティブ Low) により、さまざまな FPGA ソリューションとの互換性を実現
• 低消費電力CMOSフローティングゲートプロセス
• 3.3V 供給電圧
• セラミック CK44 パッケージで入手可能(1)
• 大手プログラマーメーカーによるプログラミングサポート
• ISE Foundation または ISE WebPACK ソフトウェア パッケージを使用した設計サポート
• 20 年間のデータ保持を保証
プログラミング
デバイスは、ザイリンクスまたは認定サードパーティ ベンダーが提供するプログラマでプログラムできます。ユーザーは、適切なプログラミング アルゴリズムと最新バージョンのプログラマ ソフトウェアが使用されていることを確認する必要があります。選択を誤ると、デバイスに永久的な損傷を与える可能性があります。
説明
• LET >120 MeV/cm2/mg に対するラッチアップ耐性
• 仕様 1019.5 に従って 50 kRad(Si) の TID を保証
• エピタキシャル基板上に製造
• 16Mビットのストレージ容量
• 軍用温度範囲全体での動作保証: –55°C ～ +125°C
• ザイリンクス FPGA デバイスのコンフィギュレーション ビットストリームを保存するために設計されたワンタイム プログラマブル (OTP) 読み取り専用メモリ
• デュアル構成モード
♦ シリアル構成 (最大 33 Mb/s)
♦ パラレル (33 MHz で最大 264 Mb/s)
• ザイリンクス QPro FPGA へのシンプルなインターフェイス
• より長いビットストリームまたは複数のビットストリームを保存するためのカスケード可能
• プログラム可能なリセット極性 (アクティブ High またはアクティブ)
低) さまざまな FPGA ソリューションとの互換性のため
• 低消費電力CMOSフローティングゲートプロセス
• 3.3V 供給電圧
• セラミック CK44 パッケージで入手可能(1)
・一流プログラマーによるプログラミングサポート
メーカー
• ISE Foundation または ISE を使用した設計サポート
WebPACK ソフトウェア パッケージ
• 20 年間のデータ保持を保証