製品の属性

文書とメディア

環境および輸出の分類

MAX™ CPLDシリーズ

Altera MAX™ コンプレックス・プログラマブル・ロジック・デバイス (CPLD) シリーズは、最低電力、最低コストの CPLD を提供します。MAX V CPLD ファミリは、CPLD シリーズの最新ファミリであり、市場で最高の価値を提供します。MAX V デバイスは、独自の不揮発性アーキテクチャと業界最大密度の CPLD の 1 つを備えており、競合 CPLD と比較して、より低い総電力で堅牢な新機能を提供します。MAX II CPLD ファミリは、同じ画期的なアーキテクチャに基づいており、I/O ピンあたりの低消費電力と低コストを実現します。MAX II CPLD は、インスタントオンの不揮発性デバイスで、汎用の低密度ロジックや携帯電話の設計などのポータブル アプリケーションを対象としています。ゼロ電力 MAX IIZ CPLD は、MAX II CPLD ファミリと同じ不揮発性、インスタントオンの利点を提供し、幅広い機能に適用できます。先進の0.30µm CMOSプロセスで製造されたEEPROMベースのMAX 3000A CPLDファミリは、インスタントオン機能を備え、32～512個のマクロセル密度を提供します。

MAX® V CPLD

Altera MAX® V CPLD は、低コスト、低消費電力の CPLD として業界最高の価値を提供し、競合する CPLD と比較して最大 50% 低い総消費電力で堅牢な新機能を提供します。アルテラ MAX V は、独自の不揮発性アーキテクチャと業界最大の密度の CPLD の 1 つも備えています。さらに、MAX V は、フラッシュ、RAM、発振器、フェーズロックループなど、以前は外部にあった多くの機能を統合しており、多くの場合、競合する CPLD と同じ価格で、フットプリントあたりにより多くの I/O とロジックを提供します。 。MAX V はグリーン パッケージング技術を利用しており、パッケージは 20 mm2 と小さいです。MAX V CPLD は Quartus II® ソフトウェア v.10.1 でサポートされており、これにより生産性が向上し、シミュレーションの高速化、ボードの立ち上げの高速化、およびタイミング クロージャの高速化が実現します。

CPLD（Complex Programmable Logic Device）とは 

情報技術、インターネット、電子チップは、現代のデジタル時代の基盤として機能します。インターネットや携帯通信からコンピューターやサーバーに至るまで、ほとんどすべての現代テクノロジーはエレクトロニクスのおかげで存在しています。エレクトロニクスは広大な分野ですが、多くのサブブランチ。この記事では、CPLD (Complex Programmable Logic Device) として知られる重要なデジタル電子デバイスについて説明します。

デジタルエレクトロニクスの進化

エレクトロニクスは、何千もの電子デバイスとコンポーネントが存在する複雑な分野です。ただし、大まかに言えば、電子デバイスは 2 つの主要なカテゴリに分類されます。アナログとデジタル.

エレクトロニクス技術の初期の頃、回路は音、光、電圧、電流などの類似したものでした。しかし、エレクトロニクス技術者は、アナログ回路の設計が非常に複雑で、高価であることにすぐに気づきました。スピーディーなパフォーマンスと素早いターンオーバー時間への要求が、デジタルエレクトロニクスの開発につながりました。現在、存在するほぼすべてのコンピューティング デバイスにはデジタル IC とプロセッサが組み込まれています。エレクトロニクスの世界では、低コスト、低ノイズ、優れた性能により、デジタル システムがアナログ エレクトロニクスに完全に取って代わりました。シグナルインテグリティ、優れたパフォーマンスとより低い複雑さ。

アナログ信号には無数のデータ レベルがありますが、デジタル信号は 2 つの論理レベル (1 と 0) のみで構成されます。

デジタル電子機器の種類

初期のデジタル電子デバイスはかなり単純で、少数の論理ゲートのみで構成されていました。しかし、時間の経過とともにデジタル回路の複雑さが増し、プログラマビリティが現代のデジタル制御装置の重要な機能となりました。プログラマビリティを提供するために、2 つの異なるクラスのデジタル デバイスが登場しました。最初のクラスは、再プログラム可能なソフトウェアを備えた固定ハードウェア設計で構成されていました。このようなデバイスの例には、マイクロコントローラーやマイクロプロセッサーが含まれます。2 番目のクラスのデジタル デバイスは、柔軟な論理回路設計を実現するための再構成可能なハードウェアを備えていました。このようなデバイスの例には、FPGA、SPLD、CPLD などがあります。

マイクロコントローラー チップは、変更できない固定デジタル論理回路を備えています。ただし、プログラマビリティは、マイクロコントローラー チップ上で実行されるソフトウェア/ファームウェアを変更することによって実現されます。それに対して、PLD (プログラマブル ロジック デバイス) は、HDL (ハードウェア記述言語) を使用して相互接続を構成できる複数の論理セルで構成されます。したがって、PLD を使用して多くの論理回路を実現できます。このため、PLD のパフォーマンスと速度は、一般にマイクロコントローラーやマイクロプロセッサーよりも優れています。また、PLD は回路設計者に大きな自由度と柔軟性を提供します。

デジタル制御および信号処理を目的とした集積回路は、通常、プロセッサ、論理回路、およびメモリで構成されます。これらの各モジュールは、異なるテクノロジを使用して実現できます。

CPLD の概要

前述したように、FPGA、CPLD、SPLD など、いくつかの異なるタイプの PLD (プログラマブル ロジック デバイス) が存在します。これらのデバイスの主な違いは、回路の複雑さと利用可能な論理セルの数にあります。SPLD は通常、数百のゲートで構成されますが、CPLD は数千の論理ゲートで構成されます。

複雑さの点では、CPLD (複雑なプログラマブル ロジック デバイス) は SPLD (単純なプログラマブル ロジック デバイス) と FPGA の間に位置するため、これらの両方のデバイスの機能を継承しています。CPLD は SPLD よりも複雑ですが、FPGA よりも複雑ではありません。

最もよく使用される SPLD には、PAL (プログラマブル アレイ ロジック)、PLA (プログラマブル ロジック アレイ)、および GAL (ジェネリック アレイ ロジック) があります。PLA は 1 つの AND プレーンと 1 つの OR プレーンで構成されます。ハードウェア記述プログラムは、これらのプレーンの相互接続を定義します。

PAL は PLA とよく似ていますが、プログラム可能なプレーンは 2 つ (AND プレーン) ではなく 1 つだけです。1 つのプレーンを固定することで、ハードウェアの複雑さが軽減されます。ただし、この利点は柔軟性を犠牲にして実現されます。

CPLD アーキテクチャ

CPLD は PAL の進化版と考えることができ、マクロセルとして知られる複数の PAL 構造で構成されます。CPLD パッケージでは、すべての入力ピンが各マクロセルで使用可能ですが、各マクロセルには専用の出力ピンがあります。

ブロック図から、CPLD が複数のマクロセルまたは機能ブロックで構成されていることがわかります。マクロセルは、GIM (グローバル相互接続マトリックス) とも呼ばれるプログラマブル相互接続を介して接続されます。GIMを再構成することで、異なる論理回路を実現できます。CPLD はデジタル I/O を利用して外界と対話します。

CPLDとFPGAの違い

近年、FPGA はプログラマブル デジタル システムの設計において非常に普及しています。CPLD と FPGA の間には、多くの類似点と相違点があります。類似点としては、どちらも論理ゲート アレイで構成されるプログラマブル ロジック デバイスです。どちらのデバイスも、Verilog HDL や VHDL などの HDL を使用してプログラムされます。

CPLD と FPGA の最初の違いはゲート数にあります。CPLD には数千の論理ゲートが含まれていますが、FPGA のゲート数は数百万に達する場合があります。したがって、FPGAを使用して複雑な回路やシステムを実現できます。この複雑さの欠点は、コストが高くなるということです。したがって、CPLD はそれほど複雑ではないアプリケーションにより適しています。

これら 2 つのデバイスのもう 1 つの重要な違いは、CPLD は内蔵の不揮発性 EEPROM (電気的に消去可能なプログラマブル ランダム アクセス メモリ) を備えているのに対し、FPGA は揮発性メモリを備えていることです。このため、CPLD は電源がオフになっても内容を保持できますが、FPGA は内容を保持できません。さらに、CPLD は不揮発性メモリを内蔵しているため、電源投入後すぐに動作を開始できます。一方、ほとんどの FPGA は、起動時に外部不揮発性メモリからのビットストリームを必要とします。

パフォーマンスの点では、FPGA は非常に複雑なアーキテクチャとユーザーのカスタム プログラミングが組み合わされているため、予測できない信号処理遅延が発生します。CPLD では、アーキテクチャが単純であるため、ピン間の遅延が大幅に小さくなります。信号処理遅延は、安全性が重要な組み込みリアルタイム アプリケーションの設計において重要な考慮事項です。

一部の FPGA は、動作周波数が高く、論理演算がより複雑であるため、CPLD よりも多くの電力を消費する場合があります。したがって、FPGA ベースのシステムでは熱管理が重要な考慮事項となります。この理由により、FPGA ベースのシステムではヒートシンクや冷却ファンが採用されることが多く、より大規模で複雑な電源と配電ネットワークが必要になります。

情報セキュリティの観点から見ると、CPLD はチップ自体にメモリが組み込まれているため、より安全です。それどころか、ほとんどの FPGA は外部不揮発性メモリを必要とするため、データ セキュリティの脅威となる可能性があります。データ暗号化アルゴリズムは FPGA に組み込まれていますが、CPLD は FPGA と比較して本質的に安全です。

CPLDの応用例

CPLD は、低から中程度の複雑さのデジタル制御および信号処理回路の多くに応用されています。重要なアプリケーションには次のようなものがあります。

1. CPLD は、FPGA やその他のプログラマブル システムのブートローダーとして使用できます。
2. CPLD は、デジタル システムのアドレス デコーダやカスタム ステート マシンとしてよく使用されます。
3. CPLD は小型で消費電力が低いため、ポータブル機器や携帯機器での使用に最適です。ハンドヘルドデジタル機器。
4. CPLD は、安全性が重要な制御アプリケーションでも使用されます。