XC2C256-7TQG144C QFP144 ザイリンクス チップ 1.8V 入出力数 118 フラッシュ PLD IC 電子

製品の属性

製品情報エラーを報告する

類似するものを見る

文書とメディア

環境および輸出の分類

 複合プログラマブル ロジック デバイス (CPLD) は、完全にプログラム可能な AND/OR アレイとマクロセルを備えたロジック デバイスです。マクロセルは CPLD の主要な構成要素であり、複雑な論理演算と選言正規形式を実装するためのロジックが含まれています。AND/OR アレイは完全に再プログラム可能で、さまざまな論理機能を実行します。マクロセルは、シーケンシャル ロジックまたは組み合わせロジックの実行を担当する機能ブロックとして定義することもできます。

 複雑なプログラマブル ロジック デバイスは、プログラマブル ロジック アレイ (PLA) やプログラマブル アレイ ロジック (PAL) などの以前のロジック デバイスと比較して革新的な製品です。以前のロジック デバイスはプログラム可能ではなかったため、ロジックは複数のロジック チップを組み合わせて構築されました。CPLD には、PAL とフィールド プログラマブル ゲート アレイ (FPGA) の間の複雑性があります。また、PAL と FPGA の両方のアーキテクチャ上の特徴も備えています。CPLD と FPGA の主なアーキテクチャの違いは、FPGA がルックアップ テーブルに基づいているのに対し、CPLD は Sea-of-gates に基づいていることです。

CPLD と FPGA の共通の特徴は、両方とも多数のゲートと柔軟なロジックの提供を備えていることです。一方、CPLD と PAL の共通機能には、不揮発性コンフィギュレーション メモリが含まれます。CPLD はプログラマブル ロジック デバイス市場のリーダーであり、高度なプログラミング、低コスト、不揮発性、使いやすさなどの複数の利点を備えています。

 あ複雑なプログラマブル ロジック デバイス(CPLD) はプログラマブルロジックデバイスの複雑さを持つPALそしてFPGA、および両方のアーキテクチャ上の特徴。CPLD の主な構成要素は、マクロセル、これにはロジックを実装するものが含まれます選言正規形式とより特殊な論理演算。

特徴[編集]

CPLD 機能の一部は以下と共通です。PAL:

• 不揮発性構成メモリ。多くの FPGA とは異なり、外部構成ロムは必要なく、CPLD はシステムの起動時にすぐに機能します。
• 多くの従来の CPLD デバイスでは、ルーティングによってほとんどの論理ブロックの入出力信号が外部ピンに接続されるように制限され、内部状態の保存や深く階層化されたロジックの機会が減少します。これは通常、大規模な CPLD や新しい CPLD 製品ファミリでは重要ではありません。

その他の機能は以下と共通ですFPGA:

• 多数のゲートが利用可能。CPLD には通常、数千から数万に相当するものがあります。論理ゲート、適度に複雑なデータ処理デバイスの実装が可能になります。通常、PAL には最大で数百の同等のゲートがありますが、FPGA には通常、数万から数百万の範囲があります。
• より柔軟なロジックのためのいくつかの規定積和マクロセル間の複雑なフィードバックパスを含む式や、一般的に使用されるさまざまな機能を実装するための特殊なロジックなど整数 算術.

大型 CPLD と小型 FPGA の最も顕著な違いは、CPLD にオンチップ不揮発性メモリが存在することです。これにより、CPLD は次の目的で使用できるようになります。ブートローダー」機能は、独自の永続的なプログラムストレージを持たない他のデバイスに制御を引き渡す前に実行されます。良い例は、CPLD を使用して FPGA のコンフィギュレーション データを不揮発性メモリからロードする場合です。^[1]

区別[編集]

CPLD は、それ以前のさらに小型のデバイスからの進化のステップでした。PLA(最初に発送されたのはシグネティクス）、 そしてPAL。これらの前には、標準ロジックプログラマビリティを提供せず、いくつかの標準ロジック チップ (または数百個) を物理的に配線することによって論理機能を構築するために使用される製品 (通常はプリント基板上に配線しますが、特にプロトタイピングの場合は、ワイヤーラップ配線）。

FPGA デバイス アーキテクチャと CPLD デバイス アーキテクチャの主な違いは、CPLD が内部的に以下に基づいていることです。ルックアップテーブル(LUT) を使用する間、FPGA は論理ブロック.