DS90UB914ATRHSRQ1 オリジナルの真新しい QFN DS90UB914ATRHSRQ1 とセールスマンの再検証オファーのお願い

シリアライザー/デシリアライザー (SerDes) は、制限された入力/出力を補うために高速通信で一般的に使用される機能ブロックのペアです。これらのブロックは、シリアル データとパラレル インターフェイスの間で各方向にデータを変換します。「SerDes」という用語は、さまざまなテクノロジーやアプリケーションで使用されるインターフェイスを総称して指します。SerDes の主な用途は、単一回線または複数の回線を介したデータ送信を提供することです。差動ペアI/O ピンと相互接続の数を最小限に抑えるためです。

基本的な SerDes 関数は、Parallel In Serial Out (PISO) ブロック (別名 Parallel-to-Serial コンバーター) と Serial In Parallel Out (SIPO) ブロック (別名 Serial-to-Parallel コンバーター) の 2 つの機能ブロックで構成されています。SerDes アーキテクチャには 4 種類あります: (1) パラレル クロック SerDes、(2) エンベデッド クロック SerDes、(3) 8b/10b SerDes、(4) ビット インターリーブ SerDes。

PISO (パラレル入力、シリアル出力) ブロックには通常、パラレル クロック入力、一連のデータ入力ライン、および入力データ ラッチがあります。内部または外部のフェーズロックループ (PLL)入力パラレル クロックをシリアル周波数まで逓倍します。PISO の最も単純な形式には、単一のシフトレジスタこれは、パラレル クロックごとに 1 回パラレル データを受信し、それをより高いシリアル クロック レートでシフトアウトします。実装では、ダブルバッファリングされた避けるために登録する準安定性クロックドメイン間でデータを転送するとき。

SIPO (シリアル入力、パラレル出力) ブロックには通常、受信クロック出力、一連のデータ出力ライン、および出力データ ラッチがあります。受信クロックはシリアルによってデータから復元された可能性があります。クロックリカバリ技術。ただし、クロックを送信しない SerDes は基準クロックを使用して PLL を正しい送信周波数にロックし、低周波数を回避します。高調波周波数に存在するデータストリーム。次に、SIPO ブロックは受信クロックをパラレル レートまで分割します。通常、実装では 2 つのレジスタがダブル バッファとして接続されます。1 つのレジスタはシリアル ストリームのクロックインに使用され、もう 1 つは低速のパラレル側のデータを保持するために使用されます。

一部のタイプの SerDes には、エンコード/デコード ブロックが含まれます。このエンコード/デコードの目的は、通常、信号遷移のレートに少なくとも統計的な境界を設けて、信号遷移を容易にすることです。クロックリカバリ受信機で提供するフレーミング、そして提供するためにDCバランス.