電子部品 XCVU13P-2FLGA2577I Ic チップ集積回路 IC FPGA 448 I/O 2577FCBGA
製品の属性
| タイプ | 説明 |
| カテゴリー | 集積回路 (IC) |
| 製造元 | AMDザイリンクス |
| シリーズ | Virtex® UltraScale+™ |
| パッケージ | トレイ |
| 標準パッケージ | 1 |
| 製品の状態 | アクティブ |
| LAB/CLB の数 | 216000 |
| ロジックエレメント/セルの数 | 3780000 |
| 合計RAMビット数 | 514867200 |
| I/O数 | 448 |
| 電圧 – 電源 | 0.825V～0.876V |
| 取付タイプ | 表面実装 |
| 動作温度 | -40℃～100℃(TJ) |
| パッケージ・ケース | 2577-BBGA、FCBGA |
| サプライヤーデバイスパッケージ | 2577-FCBGA (52.5×52.5) |
| 基本製品番号 | XCVU13 |
進化し続けるセキュリティ アプライアンス
次世代のネットワーク セキュリティ実装は進化を続けており、バックアップからインライン実装へのアーキテクチャの移行が行われています。5G 導入の開始と接続デバイス数の急激な増加に伴い、組織はセキュリティの実装に使用されるアーキテクチャを再考し、変更することが緊急に必要となっています。5G のスループットと遅延の要件によりアクセス ネットワークが変化しており、同時に追加のセキュリティが必要です。この進化により、ネットワーク セキュリティにおける次のような変化が起こります。
1. L2 (MACSec) および L3 セキュリティ スループットの向上。
2. エッジ/アクセス側でのポリシーベースの分析の必要性
3. より高いスループットと接続性を必要とするアプリケーションベースのセキュリティ。
4. 予測分析とマルウェアの特定のための AI と機械学習の使用
5. ポスト量子暗号 (QPC) の開発を推進する新しい暗号アルゴリズムの実装。
上記の要件に加えて、SD-WAN や 5G-UPF などのネットワーク テクノロジーの採用が増えており、ネットワーク スライシング、より多くの VPN チャネル、およびより詳細なパケット分類の実装が必要になります。現世代のネットワーク セキュリティ実装では、ほとんどのアプリケーション セキュリティは CPU 上で実行されるソフトウェアを使用して処理されます。コア数と処理能力の点で CPU のパフォーマンスは向上していますが、スループット要件の増加は依然として純粋なソフトウェア実装では解決できません。
ポリシーベースのアプリケーションのセキュリティ要件は常に変化しているため、入手可能な既製のソリューションのほとんどは、トラフィック ヘッダーと暗号化プロトコルの固定セットしか処理できません。ソフトウェアおよび固定 ASIC ベースの実装にはこうした制限があるため、プログラマブルで柔軟なハードウェアは、ポリシーベースのアプリケーション セキュリティを実装するための完璧なソリューションを提供し、他のプログラマブル NPU ベースのアーキテクチャのレイテンシの課題を解決します。
この柔軟な SoC は、完全に強化されたネットワーク インターフェイス、暗号化 IP、プログラマブル ロジックとメモリを備えており、TLS や正規表現検索エンジンなどのステートフル アプリケーション処理を通じて数百万のポリシー ルールを実装します。
アダプティブ デバイスは理想的な選択肢です
次世代セキュリティ デバイスでザイリンクス デバイスを使用すると、スループットとレイテンシの問題に対処できるだけでなく、機械学習モデル、セキュア アクセス サービス エッジ (SASE)、ポスト量子暗号化などの新しいテクノロジの有効化などの利点も得られます。
ソフトウェアのみの実装ではパフォーマンス要件を満たすことができないため、ザイリンクス デバイスは、これらのテクノロジのハードウェア アクセラレーションに最適なプラットフォームを提供します。ザイリンクスは、既存および次世代のネットワーク セキュリティ ソリューション向けの IP、ツール、ソフトウェア、リファレンス デザインの開発とアップグレードを継続的に行っています。
さらに、ザイリンクス デバイスは、フロー分類ソフト検索 IP を備えた業界をリードするメモリ アーキテクチャを提供しており、ネットワーク セキュリティおよびファイアウォール アプリケーションに最適です。
ネットワークセキュリティのためのトラフィックプロセッサとしてFPGAを使用する
セキュリティ デバイス (ファイアウォール) との間のトラフィックは複数のレベルで暗号化され、L2 暗号化/復号化 (MACSec) はリンク層 (L2) ネットワーク ノード (スイッチおよびルーター) で処理されます。通常、L2 (MAC 層) を超える処理には、より詳細な解析、L3 トンネル復号化 (IPSec)、および TCP/UDP トラフィックによる暗号化された SSL トラフィックが含まれます。パケット処理には、受信パケットの解析と分類、および高スループット (25 ～ 400Gb/s) による大量のトラフィック (1 ～ 20M) の処理が含まれます。
必要なコンピューティング リソース (コア) が多いため、NPU は比較的高速なパケット処理に使用できますが、トラフィックは MIPS/RISC コアとそのようなコアのスケジューリングを使用して処理されるため、低遅延で高性能でスケーラブルなトラフィック処理は不可能です。入手可能性に基づいて判断することは困難です。FPGA ベースのセキュリティ アプライアンスを使用すると、CPU および NPU ベースのアーキテクチャのこれらの制限を効果的に排除できます。
