LCMXO2-256HC-4TG100C オリジナルおよび新しい、競争力のある価格の在庫 IC サプライヤー
製品の属性
Pbfree コード | はい |
Rohsコード | はい |
部品のライフサイクルコード | アクティブ |
IHS メーカー | ラティスセミコンダクター社 |
部品パッケージコード | QFP |
パッケージの説明 | LFQFP、 |
ピン数 | 100 |
コンプライアンス規定に到達する | 準拠した |
ECCNコード | EAR99 |
HTS コード | 8542.39.00.01 |
サマックシス メーカー | 格子半導体 |
追加機能 | 3.3 V 公称電源でも動作 |
JESD-30 コード | S-PQFP-G100 |
JESD-609 コード | e3 |
長さ | 14mm |
耐湿性レベル | 3 |
専用入力の数 | |
I/Oライン数 | |
入力数 | 55 |
出力数 | 55 |
端子数 | 100 |
動作温度 - 最大 | 85℃ |
動作温度 - 最小 | |
組織 | 0 専用入力、0 I/O |
出力機能 | 混合 |
パッケージ本体材質 | プラスチック/エポキシ |
パッケージコード | LFQFP |
パッケージの等価コード | TQFP100、.63SQ |
パッケージ形状 | 四角 |
パッケージのスタイル | フラットパック、ロープロファイル、ファインピッチ |
梱包方法 | トレイ |
ピークリフロー温度 (セル) | 260 |
電源 | 2.5/3.3V |
プログラマブルロジックタイプ | フラッシュPLD |
伝播遅延 | 7.36ns |
資格ステータス | 資格なし |
座った高さの最大値 | 1.6mm |
最大供給電圧 | 3.462V |
供給電圧 - 最小 | 2.375V |
供給電圧-公称値 | 2.5V |
表面実装 | はい |
温度グレード | 他の |
端子仕上げ | 艶消し錫(Sn) |
端子形状 | ガルウィング |
端子ピッチ | 0.5mm |
端子位置 | クアッド |
ピークリフロー温度での最大時間 (秒) | 30 |
幅 | 14mm |
製品導入
Complex Programmable Logic Device (CPLD) は、LSI (Large Scale Integrated Circuit) 集積回路内の特定用途向け集積回路 (ASIC) です。制御重視のデジタルシステム設計に適しており、遅延制御も便利です。CPLD は、集積回路において最も急速に成長しているデバイスの 1 つです。
CPLDのコンポーネント
CPLD は、大規模かつ複雑な構造を備えた複雑なプログラマブル ロジック デバイスであり、大規模の範囲に属します。集積回路.
CPLD には、論理アレイ ブロック、マクロ ユニット、拡張積項、プログラマブル ワイヤード アレイ、および I/O 制御ブロックの 5 つの主要な部分があります。
1. 論理アレイブロック (LAB)
論理アレイ ブロックは 16 個のマクロ セルのアレイで構成され、複数の LABS はプログラマブル アレイ (PIA) とグローバル バスによって相互に接続されます。
2.マクロユニット
MAX7000シリーズのマクロユニットは、論理アレイ、製品選択マトリックス、プログラマブルレジスタの3つの機能ブロックで構成されています。
3. 製品期間の延長
各マクロ セルの 1 つの積項を論理アレイに逆送りすることができます。
4. プログラマブルワイヤードアレイPIA
各 LAB は、プログラマブル ワイヤード アレイを介して接続して、必要なロジックを形成できます。このグローバル バスは、デバイス内の任意の信号ソースを宛先に接続できるプログラム可能なチャネルです。
5. I/O制御ブロック
I/O 制御ブロックにより、各 I/O ピンを入出力および双方向動作用に個別に構成できます。
CPLDとFPGAの比較
どちらもですがFPGAそしてCPLDはプログラマブル ASIC デバイスであり、多くの共通の特性を持っていますが、CPLD と FPGA の構造の違いにより、それぞれ独自の特性があります。
1.CPLD はさまざまなアルゴリズムや組み合わせロジックを完成させるのに適しており、FP GA は順序ロジックを完成させるのに適しています。言い換えると、FPGA はフリップフロップが豊富な構造に適しており、CPLD はフリップフロップが制限され積項が豊富な構造に適しています。
2. CPLD の連続配線構造は、そのタイミング遅延が均一で予測可能であることを決定しますが、FPGA のセグメント化された配線構造は、その遅延が予測不可能であることを決定します。
3.FPGA はプログラミングにおいて CPLD よりも柔軟性があります。CPLD は内部接続回路を固定して論理機能を変更することでプログラムされますが、FPGA は内部接続の配線を変更することでプログラムされます。FP GA は論理ゲートの下でプログラムできますが、CPLD は論理ブロックの下でプログラムされます。
4.FPGA の集積度は CPLD よりも高く、配線構造とロジック実装がより複雑です。
5.CPLDはFPGAよりも使いやすいです。E2PROM または FASTFLASH テクノロジーを使用した CPLD プログラミング、外部メモリ チップ不要、使いやすい。しかし、FPGAのプログラミング情報を外部メモリに保存する必要があり、使用方法が複雑です。
6. CPLDS は FPgas よりも高速で、時間の予測可能性が高くなります。これは、FPGがゲートレベルのプログラミングであり、CLBS間で分散配線が採用されているのに対し、CPLDSは論理ブロックレベルのプログラミングであり、論理ブロック間の配線が集中しているためである。
プログラミング方法では、CPLD は主に E2PROM またはフラッシュ メモリ プログラミングに基づいており、プログラミング回数は最大 10,000 回で、システムの電源を切ってもプログラミング情報が失われないという利点があります。CPLD は、プログラマでのプログラミングとシステムでのプログラミングの 2 つのカテゴリに分類できます。FPGA のほとんどは SRAM プログラミングに基づいており、システムの電源がオフになるとプログラミング情報は失われ、電源がオンになるたびにプログラミング データをデバイスの外部から SRAM に書き戻す必要があります。その利点は、いつでもプログラムできること、および作業中に迅速にプログラムできることで、ボード レベルおよびシステム レベルでの動的な構成を実現できることです。
CPLDの機密性は良好ですが、FPGAの機密性は劣ります。
9.一般に、CPLDの消費電力はFPGAの消費電力よりも大きく、集積度が高くなるほどその傾向が顕著になります。