XC7Z100-2FFG900I – 集積回路、組み込み、システム オン チップ (SoC)

基本的な SoC アーキテクチャ

一般的なシステムオンチップ アーキテクチャは、次のコンポーネントで構成されます。
- 少なくとも 1 つのマイクロコントローラー (MCU)、マイクロプロセッサー (MPU)、またはデジタル シグナル プロセッサー (DSP)。ただし、複数のプロセッサー コアが存在する場合もあります。
- メモリは、RAM、ROM、EEPROM、およびフラッシュ メモリの 1 つ以上であってもよい。
- タイムパルス信号を提供するための発振器およびフェーズロックループ回路。
・カウンタやタイマ、電源回路などから構成される周辺機器。
- USB、FireWire、イーサネット、ユニバーサル非同期トランシーバー、シリアル周辺機器インターフェイスなど、さまざまな接続規格に対応するインターフェイス。
- デジタル信号とアナログ信号間の変換用の ADC/DAC。
- 電圧調整回路および電圧レギュレータ。
SoC の制限

現在、SoC 通信アーキテクチャの設計は比較的成熟しています。ほとんどのチップ企業は、チップ製造に SoC アーキテクチャを使用しています。しかし、商用アプリケーションが命令の共存と予測可能性を追求し続けるにつれて、チップに統合されるコアの数は増加し続け、バスベースの SoC アーキテクチャはコンピューティングの増大する需要を満たすことがますます困難になります。この主な症状は次のとおりです。
1. スケーラビリティが低い。soC システムの設計は、ハードウェア システム内のモジュールを特定するシステム要件分析から始まります。システムが正しく動作するために、チップ上の SoC 内の各物理モジュールの位置は相対的に固定されています。物理設計が完了したら、変更を加える必要があり、これは事実上再設計プロセスとなる可能性があります。一方、バス アーキテクチャに基づく SoC では、バス アーキテクチャ固有の調停通信メカニズムにより、拡張できるプロセッサ コアの数が制限されます。つまり、同時に通信できるプロセッサ コアのペアは 1 つだけです。
2. 排他的なメカニズムに基づくバス アーキテクチャにより、SoC 内の各機能モジュールは、バスの制御を取得した後でのみシステム内の他のモジュールと通信できます。全体として、モジュールが通信用のバス調停権を取得すると、システム内の他のモジュールはバスが空くまで待機する必要があります。
3. 単一クロック同期の問題。バス構造はグローバルな同期を必要としますが、プロセスの微細化に伴い動作周波数が急激に上昇し、後には10GHzに達すると、接続遅延による影響が大きくなり、グローバルなクロックツリーの設計が不可能になります。 、そして巨大なクロックネットワークのため、その消費電力はチップの総消費電力の大部分を占めます。