ザイリンクス/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/集積回路

仕様

XC7K480T-2FFG1156I FPGA の概要
概要
ザイリンクス 7 シリーズ FPGA は 4 つの FPGA ファミリで構成されており、低コスト、スモール フォーム ファクタ、コスト重視の大量アプリケーションからウルトラ ハイエンドの接続帯域幅、ロジック容量、信号処理能力に至るまで、あらゆる範囲のシステム要件に対応します。最も要求の厳しい高性能アプリケーション向け。7 シリーズ FPGA には次のものが含まれます。
• Spartan®-7 ファミリ: 低コスト、最小消費電力、高い I/O パフォーマンスを実現するために最適化されています。PCB 設置面積を最小限に抑えるため、低コストの非常に小型のフォームファクタのパッケージで入手可能です。
• Artix®-7 ファミリ: シリアル トランシーバー、高い DSP およびロジック スループットを必要とする低電力アプリケーション向けに最適化されています。高スループットでコスト重視のアプリケーションに最小限の総部品表コストを提供します。
• Kintex®-7 ファミリ: 前世代と比較して 2 倍向上し、最高の価格パフォーマンスを実現するように最適化されており、新しいクラスの FPGA が可能になります。
• Virtex®-7 ファミリ: システム パフォーマンスが 2 倍向上し、最高のシステム パフォーマンスと容量を実現するように最適化されています。スタックド シリコン インターコネクト (SSI) テクノロジーによって実現される最高機能のデバイス。
最先端の高性能、低消費電力 (HPL)、28 nm、High-k メタル ゲート (HKMG) プロセス テクノロジに基づいて構築された 7 シリーズ FPGA は、2.9 Tb/個の比類のないシステム パフォーマンスの向上を可能にします。 s の I/O 帯域幅、200 万ロジック セル容量、5.3 TMAC/s DSP を備えながら、消費電力は前世代のデバイスより 50% 削減され、ASSP や ASIC に代わる完全にプログラム可能な代替手段を提供します。
特徴
• 分散メモリとして構成可能なリアル 6 入力ルックアップ テーブル (LUT) テクノロジに基づく高度な高性能 FPGA ロジック。
• オンチップ データ バッファリング用の FIFO ロジックを内蔵した 36 Kb デュアル ポート ブロック RAM。
• 最大 1,866 Mb/s の DDR3 インターフェイスをサポートする高性能 SelectIO™ テクノロジー。
• 600 Mb/s から最大レート 6.6 Gb/s、最大 28.05 Gb/s までの内蔵マルチギガビット トランシーバによる高速シリアル接続により、チップ間インターフェイスに最適化された特別な低電力モードが提供されます。 。
• ユーザー構成可能なアナログ インターフェイス (XADC)。オンチップの熱センサーと電源センサーを備えたデュアル 12 ビット 1MSPS アナログ - デジタル コンバーターが組み込まれています。
• 25 x 18 乗算器、48 ビット アキュムレータ、前置加算器を備えた DSP スライスにより、最適化された対称係数フィルタリングを含む高性能フィルタリングが可能。
• 強力なクロック管理タイル (CMT)。フェーズ ロック ループ (PLL) ブロックと混合モード クロック マネージャー (MMCM) ブロックを組み合わせて、高精度と低ジッターを実現します。
• PCI Express® (PCIe) 用の統合ブロック、最大 x8 Gen3 エンドポイントおよびルート ポート設計に対応。
• コモディティ メモリのサポート、HMAC/SHA-256 認証による 256 ビット AES 暗号化、組み込みの SEU 検出と修正など、幅広い構成オプション。
• 低コスト、ワイヤボンド、リドレス フリップチップ、および高信号整合性フリップチップ パッケージにより、同じパッケージ内のファミリー メンバー間での移行が容易になります。すべてのパッケージは鉛フリーで利用可能で、選択されたパッケージは鉛オプションで利用可能です。
• 28 nm、HKMG、HPL プロセス、1.0V コア電圧プロセス テクノロジ、およびさらに低消費電力を実現する 0.9V コア電圧オプションを使用して、高性能かつ低消費電力を実現するように設計されています。
ザイリンクス FPGA (フィールド プログラマブル ゲート アレイ) シリーズ XC7K480T-2FFG1156I は、FPGA、Kintex-7、MMCM、PLL、400 I/O、710 MHz、477760 セル、970 mV ～ 1.03 V、FCBGA-1156 で、代替品と代替品を表示します。 FPGAkey.com では、正規代理店のデータシート、在庫、価格を確認できます。また、他の FPGA 製品を検索することもできます。
特徴
分散メモリとして構成可能なリアル 6 入力ルックアップ テーブル (LUT) テクノロジに基づく高度な高性能 FPGA ロジック。
オンチップ データ バッファリング用の FIFO ロジックを内蔵した 36 Kb デュアル ポート ブロック RAM。
最大 1,866 Mb/s の DDR3 インターフェイスをサポートする高性能 SelectIO テクノロジー。
600 Mb/s から最大レート 6.6 Gb/s、最大 28.05 Gb/s までの内蔵マルチギガビット トランシーバーによる高速シリアル接続により、チップ間インターフェイスに最適化された特別な低電力モードが提供されます。
ユーザー構成可能なアナログ インターフェイス (XADC) には、オンチップの熱センサーと電源センサーを備えたデュアル 12 ビット 1MSPS アナログ - デジタル コンバーターが組み込まれています。
25 x 18 乗算器、48 ビット アキュムレータ、および最適化された対称係数フィルタリングを含む高性能フィルタリング用の前置加算器を備えた DSP スライス。
フェーズ ロック ループ (PLL) と混合モード クロック マネージャー (MMCM) ブロックを組み合わせた強力なクロック管理タイル (CMT) により、高精度と低ジッターを実現します。
PCI Express (PCIe) 用の統合ブロック、最大 x8 Gen3 エンドポイントおよびルート ポート設計に対応。
コモディティ メモリのサポート、HMAC/SHA-256 認証による 256 ビット AES 暗号化、組み込みの SEU 検出と修正など、幅広い構成オプション。
低コスト、ワイヤボンド、リドレス フリップチップ、および高信号整合性フリップチップ パッケージにより、同じパッケージ内のファミリー メンバー間での移行が容易になります。すべてのパッケージは鉛フリーで利用可能で、選択されたパッケージは鉛オプションで利用可能です。
28 nm、HKMG、HPL プロセス、1.0V コア電圧プロセス テクノロジ、およびさらに低消費電力を実現する 0.9V コア電圧オプションを使用して、高性能と低消費電力を実現するように設計されています。