10AX115H2F34E2SG FPGA Arria® 10 GX ファミリ 1150000 セル 20nm テクノロジー 0.9V 1152 ピン FC-FBGA
製品技術仕様
| EU RoHS | 準拠 |
| ECCN (米国) | 3A991 |
| 部品のステータス | アクティブ |
| HTS | 8542.39.00.01 |
| SVHC | はい |
| SVHCが閾値を超えた | はい |
| 自動車 | No |
| ペンパイナッポーアッポーペン | No |
| 苗字 | Arria® 10 GX |
| プロセステクノロジー | 20nm |
| ユーザー I/O | 504 |
| レジスタ数 | 1708800 |
| 動作電源電圧(V) | 0.9 |
| ロジック要素 | 1150000 |
| 乗算器の数 | 3036 (18x19) |
| プログラムメモリの種類 | SRAM |
| 内蔵メモリ (Kbit) | 54260 |
| ブロック RAM の総数 | 2713 |
| EMAC | 3 |
| デバイスロジックユニット | 1150000 |
| デバイスの DLL/PLL の数 | 32 |
| トランシーバーチャンネル | 96 |
| トランシーバー速度 (Gbps) | 17.4 |
| 専用DSP | 1518 |
| PCIe | 4 |
| プログラマビリティ | はい |
| 再プログラム可能性のサポート | はい |
| コピープロテクト | はい |
| システム内のプログラマビリティ | はい |
| スピードグレード | 2 |
| シングルエンド I/O 規格 | LVTTL|LVCMOS |
| 外部メモリインターフェイス | DDR3 SDRAM|DDR4|LPDDR3|RLDRAM II|RLDRAM III|QDRII+SRAM |
| 最低動作電源電圧(V) | 0.87 |
| 最大動作電源電圧(V) | 0.93 |
| 入出力電圧(V) | 1.2|1.25|1.35|1.5|1.8|2.5|3 |
| 最低動作温度 (°C) | 0 |
| 最高動作温度 (°C) | 100 |
| サプライヤーの温度グレード | 拡張された |
| 商標名 | アリア |
| 取り付け | 表面実装 |
| パッケージの高さ | 2.95 |
| パッケージ幅 | 35 |
| パッケージの長さ | 35 |
| 基板が変更されました | 1152 |
| 標準パッケージ名 | BGA |
| サプライヤーパッケージ | FC-FBGA |
| ピン数 | 1152 |
| リード形状 | ボール |
FPGAとCPLDの違いと関係
1. FPGAの定義と特性
FPGAは、ロジック セル アレイ (LCA)、構成可能ロジック ブロック (CLB)、入出力 (IOB) ブロックと相互接続という新しい概念を採用しています。コンフィギュラブルロジックモジュールはユーザー機能を実現するための基本単位であり、通常アレイ状に配置されてチップ全体に広がります。入出力モジュール IOB は、チップ上のロジックと外部パッケージ ピンの間のインターフェイスを完成させ、通常はチップ アレイの周囲に配置されます。内部配線は、さまざまな長さのワイヤ セグメントといくつかのプログラマブル接続スイッチで構成され、さまざまなプログラマブル ロジック ブロックまたは I/O ブロックを接続して特定の機能を持つ回路を形成します。
FPGA の基本的な機能は次のとおりです。
- FPGA を使用して ASIC 回路を設計すると、ユーザーは生産計画を立てる必要がなく、適切なチップを入手できます。
- FPGA は、他のフルカスタマイズまたはセミカスタマイズのパイロット サンプルとして使用できます。ASIC回路;
- FPGA には豊富なトリガーと I/O ピンがあります。
- FPGA は、ASIC 回路の中で設計サイクルが最も短く、開発コストが最も低く、リスクが最も低いデバイスの 1 つです。
- FPGAは高速CHMOSプロセスを採用し、低消費電力で、CMOSおよびTTLレベルと互換性があります。
2、CPLDの定義と特徴
CPLD主に、プログラマブル相互接続マトリックス ユニットの中心付近のプログラマブル ロジック マクロ セル (LMC) で構成されます。LMC ロジック構造はより複雑で、複雑な I/O ユニット相互接続構造を持ち、ユーザーが次のように生成できます。特定の機能を完了するには、特定の回路構造のニーズに対応します。CPLD では論理ブロックが固定長の金属ワイヤで相互接続されているため、設計された論理回路は時間の予測可能性があり、セグメント化された相互接続構造のタイミングの不完全な予測という欠点が回避されます。1990 年代までに、CPLD は電気的消去特性だけでなく、エッジ スキャンやオンライン プログラミングなどの高度な機能も備えてさらに急速に発展しました。
CPLD プログラミングの特徴は次のとおりです。
- 論理リソースとメモリ リソースが豊富です (Cypress De1ta 39K200 には 480 Kb 以上の RAM があります)。
- 冗長配線リソースを備えた柔軟なタイミング モデル。
- ピン出力を柔軟に変更できます。
- システムにインストールして再プログラムすることができます。
- 多数の I/O ユニット。
3. FPGAとCPLDの違いと関連性
CPLDはComplex Programmable Logic Deviceの略で、FPGAはField Programmable Gate Arrayの略で、基本的にこの2つの機能は同じですが、実装原理がわずかに異なるため、総称して2つの違いを無視できる場合があります。プログラマブル ロジック デバイスまたは CPLD/FPGA と呼ばれます。CPLD/FPGA を製造している会社はいくつかありますが、最大手 3 社は ALTERA、XILINX、LAT-TICE です。CPLD の組み合わせ論理関数の分解は非常に強力で、マクロ ユニットは 12 個、さらには 20 ～ 30 を超える組み合わせ論理入力を分解できます。ただし、FPGAのLUTは4入力の組み合わせロジックしか扱えないため、CPLDはデコードなどの複雑な組み合わせロジックの設計に適しています。ただし、FPGA の製造プロセスにより、FPGA チップに含まれる LUT とトリガーの数が非常に多く、場合によっては数千個になることが決定されます。CPLD は一般に 512 個の論理ユニットしか実現できず、チップの価格を論理ユニットの数で割ると、 FPGA の平均論理ユニット コストは CPLD の平均論理ユニット コストよりもはるかに低くなります。したがって、複雑なタイミング ロジックの設計など、設計で多数のトリガーが使用される場合は、FPGA を使用することが適切な選択となります。
FPGA と CPLD は両方ともプログラマブル ASIC デバイスであり、多くの共通の特性を持っていますが、CPLD と FPGA の構造の違いにより、次のような独自の特性があります。
- CPLD はさまざまなアルゴリズムや組み合わせロジックを完成させるのに適しており、FPGA は順序ロジックを完成させるのに適しています。言い換えると、FPGA はフリップフロップが豊富な構造に適しており、CPLD はフリップフロップが制限され積項が豊富な構造に適しています。
- CPLD の連続配線構造では、タイミング遅延が均一で予測可能であると判断されますが、FPGA のセグメント配線構造では、遅延が予測不可能であると判断されます。
- FPGA はプログラミングにおいて CPLD よりも柔軟性があります。
- CPLD は固定された内部回路の論理機能を変更することによってプログラムされますが、FPGA は内部接続の配線を変更することによってプログラムされます。
- Fpgas は論理ゲートの下でプログラムできますが、CPLDS は論理ブロックの下でプログラムできます。
- FPGA は CPLD よりも統合されており、配線構造とロジック実装がより複雑です。
一般にCPLDの消費電力はFPGAに比べて大きく、集積度が高くなるほど顕著になります。
